Библиотеки, написанные на SystemVerilog

cheshire

Минимальная 64-битная RISC-V SoC с поддержкой Linux, построенная на основе CVA6 (от Pulp-Platform).
  • 44
  • GNU General Public License v3.0

C128_MiSTer

  • 35

wd65c02

Циклическая точная реализация FPGA различных вариантов ЦП 6502.
  • 23
  • GNU General Public License v3.0 only

verilog-ext

Расширения Verilog для Emacs.
  • 23
  • GNU General Public License v3.0 only

DDR4_controller

  • 22
  • Apache License 2.0

mil1553-spi

MIL-STD-1553 <->мост SPI.
  • 21
  • MIT

cortex-m0-soft-microcontroller

Реализация программного микроконтроллера ARM Cortex-M0.
  • 18
  • MIT

Tiny_But_Mighty_I2C_Master_Verilog

Модуль I2C Master Verilog.
  • 16
  • GNU General Public License v3.0 only

FPGA-Video-Processing

Обработка видео в реальном времени с фильтрами Gaussian + Sobel для Artix-7 FPGA.
  • 15

dnn-engine

Универсальный механизм DNN AXI-Stream с новым потоком данных, обеспечивающий скорость 70,7 операций в секунду на мм2 на 65-нм GP TSMC для 8-битного VGG16.
  • 15

SVA-AXI4-FVIP

YosysHQ SVA AXI Свойства.
  • 14
  • ISC

libsv

Параметризированная цифровая IP-библиотека SystemVerilog с открытым исходным кодом.
  • 13
  • MIT

ndk-app-minimal

Минимальное приложение на основе Network Development Kit (NDK) для карт FPGA.
  • 13
  • BSD 3-clause "New" or "Revised"

clic

Контроллер быстрых прерываний RISC-V (от целлюлозной платформы).
  • 11
  • Apache License 2.0

rggen-sv-rtl

Общие модули SystemVerilog RTL для RgGen.
  • 9
  • MIT

mips_cpu

Однотактный 32-битный MIPS.
  • 9

hardcloud

FPGA как устройство разгрузки OpenMP.
  • 9
  • Apache License 2.0

risc-v-single-cycle

32-битный процессор Single Cycle Risc-V.
  • 8

rp32

Процессор RISC-V с CPI=1 (каждая инструкция выполняется за один такт).
  • 6
  • Apache License 2.0

simple10GbaseR

FPGA с низкой задержкой 10GBASE-R PCS.
  • 4
  • MIT

Arithmetic-Circuits

Этот репозиторий содержит различные модули, выполняющие арифметические операции. (от GabbedT).
  • 2
  • MIT

v_fplib

Библиотека Verilog FPU.
  • 1
  • GNU General Public License v3.0

picoMIPS

Процессор picoMIPS выполняет аффинное преобразование.
  • 1
  • MIT

RV32-Apogeo

RISC-V 32-битный, 7-этапный, не в порядке, спекулятивный процессор с одним выпуском. Ядро реализует расширения B, C и M. Доступны кэши I и D.
  • 1
  • MIT

risc-v_pipelined_cpu

ЦП RISC-V с 5-ступенчатым конвейером, написанный на SystemVerilog.
  • 0

FPGAprojects

Коды Verilog для проектов FPGA, которые я делал еще в 2019 году, включая 5-ступенчатый конвейерный процессор MIPS.
  • 0

TCB

Плотно связанная шина, низкая сложность, высокопроизводительная системная шина.
  • 0
  • Apache License 2.0

basys3_fpga_sandbox

Изучение основ Systemverilog, тестового стенда и многого другого.
  • 0

osdr-q10

Файлы конструкции якоря Orion, прошивка и код FPGA.
  • 0