Библиотеки, написанные на Verilog
darkriscv
Ядро процессора opensouce RISC-V реализовано в Verilog с нуля за одну ночь!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Сетевая карта на базе FPGA с открытым исходным кодом и платформа для сетевых вычислений.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Унифицированное приложение OpenROAD, реализующее поток RTL-to-GDS. Документация на https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Узнайте, как проектировать цифровые системы и синтезировать их в FPGA, используя только инструменты с открытым исходным кодом.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Экосистема с открытым исходным кодом для открытых плат FPGA.
- 650
- GNU General Public License v3.0 only
microwatt
Крошечное программное ядро Open POWER ISA, написанное на VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Исходные файлы и файлы документации для проекта промышленной камеры USB C. Этот репозиторий содержит печатные платы, FPGA, камеру и USB, а также источник прошивки FPGA и прошивки контроллера USB.
- 553
riscv_vhdl
Реализация Portable RISC-V System-on-Chip: RTL, отладчик и симуляторы.
- 519
- Apache License 2.0
OpenTimer
Высокопроизводительный инструмент временного анализа для систем СБИС.
- 437
- GNU General Public License v3.0
CFU-Playground
Хотите более быстрый процессор ML? Сделай сам! -- Фреймворк для игры с пользовательскими кодами операций для ускорения TensorFlow Lite для микроконтроллеров (TFLM)...... Онлайн-руководство: https://google.github.io/CFU-Playground/ Справочные документы см. по ссылке ниже.
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: стандартная библиотека шаблонов для SystemVerilog.
- 369
- GNU General Public License v3.0