Библиотеки, написанные на VHDL

spi-fpga

Мастер SPI и ведомый SPI для FPGA, написанные на VHDL.
  • 132
  • MIT

ethernet_mac

Трехрежимный (10/100/1000) полнодуплексный FPGA Ethernet MAC в VHDL.
  • 126
  • GNU General Public License v3.0

w11

Ядро процессора PDP-11/70 и SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Элементарный ЦП RISCV, поддерживающий инструкции RV32I на VHDL.
  • 98
  • MIT

sdram-fpga

Ядро FPGA для простого контроллера SDRAM.
  • 96
  • MIT

deniser

Замена чипа Amiga Denise.
  • 82

dvb_fpga

Реализация RTL компонентов для DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: аппаратный модуль Physical Unclonable Function (PUF), не зависящий от технологии, для любой FPGA.
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Графические демонстрации.
  • 77

AXI4

Компоненты проверки AXI4 Full, Lite и AxiStream. Компоненты ведущего интерфейса AXI4, ответчика и проверки памяти. Компоненты проверки передатчика и приемника AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Крошечный и независимый от платформы генератор истинных случайных чисел для любой ПЛИС.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Высокооптимизированное ядро ​​потокового БПФ, основанное на 4-этапном большом алгоритме БПФ Бейли.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Простой контроллер UART для FPGA, написанный на VHDL.
  • 69
  • MIT

CoPro6502

Реализации FPGA процессоров BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Компьютер (FPGA SoC) на базе процессора MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

FPGA Дизайн нейронной сети для обнаружения цвета.
  • 44
  • MIT

catapult-v3-smartnic-re

Документирование плат Catapult v3 SmartNIC FPGA (Dragontails Peak и Longs Peak).
  • 40

neoapple2

Перенос Apple2fpga Стивена А. Эдвардса на PYNQ-Z1 (Xilinx Zynq FPGA) для эмуляции Apple II+.
  • 40

Apple-II_MiSTer

Apple II+ для MiSTer.
  • 40

neorv32-setups

📁 Проекты NEORV32 и примерные настройки для различных FPGA, плат и наборов инструментов (с открытым исходным кодом).
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Библиотека с плавающей запятой IEEE 754 в system-verilog и vhdl (от taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Гибко настраиваемый и компактный вариант процессорного ядра ZPU.
  • 32

bonfire-cpu

Оптимизированная для FPGA реализация RISC-V (RV32IM).
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Перенесено на: https://github.com/MiSTer-devel/C128_MiSTer] (от eriks5).
  • 30

a2i

Ядро A2I использовалось в качестве процессора общего назначения для BlueGene/Q, преемника суперкомпьютеров BlueGene/L и BlueGene/P (от OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Узнайте об обработке изображений с помощью FPGA. Видеолекции объясняют алгоритм и реализацию определения полосы движения для вождения автомобиля. Реальное оборудование доступно в виде удаленной лаборатории.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Стресс-тест FPGA, не зависящий от технологии: максимальное использование логики и высокое динамическое энергопотребление.
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Тесты для оценки поддержки функций VHDL 2008 и VHDL 2019.
  • 24
  • Apache License 2.0