Библиотеки, написанные на VHDL

GAIA3

Процессор GAIA.
  • 24

RedPitaya_Acquisition

Превратите красную питайю в карту приобретения.
  • 21

spi-to-axi-bridge

Мост SPI-AXI4-lite для простого взаимодействия банков регистров airhdl с любым микроконтроллером.
  • 21
  • Apache License 2.0

mrisc32-a1

Конвейерная, упорядоченная, скалярная реализация VHDL MRISC32 ISA.
  • 20

VHDL-Guide

Руководство VHDL.
  • 20

neorv32-riscof

✔️Порт RISCOF для проверки совместимости процессора NEORV32 с RISC-V ISA.
  • 19
  • BSD 3-clause "New" or "Revised"

wb_spi_bridge

🌉 Прозрачный мост Wishbone-to-SPI с поддержкой Execute-In-Place (XIP).
  • 19
  • BSD 3-clause "New" or "Revised"

simple-riscv

Простой трехступенчатый процессор RISC-V.
  • 19
  • MIT

karabas-128

Карабас-128. Клон ZX Spectrum 128k, основанный на CPLD Altera EPM7128STC100.
  • 18
  • Do What The F*ck You Want To Public

kvm-ip-zynq

KVM через IP-шлюз, ориентированный на Zynq-7000 SoC.
  • 17
  • MIT

j-core-ice40

J-core SOC для FPGA ice40.
  • 17

fpu-sp

Библиотека с плавающей запятой IEEE 754 в system-verilog и vhdl.
  • 17
  • Apache License 2.0

pocket-cnn

Фреймворк CNN-to-FPGA для небольших CNN, написанный на VHDL и Python.
  • 16
  • Mozilla Public License 2.0

Flo-Posit

Арифметические ядра Posit, созданные с помощью FloPoCo.
  • 14
  • GNU General Public License v3.0 only

vhdl-axis-uart

Интерфейс UART to AXI Stream написан на VHDL.
  • 14
  • MIT

Brutzelkarte_FPGA

Код описания Brutzelkarte FPGA на VHDL.
  • 13
  • GNU General Public License v3.0 only

vunit_action

Действие VUnit GitHub.
  • 13
  • MIT

rv16poc

16-битное доказательство концепции RISC-V.
  • 13
  • Apache License 2.0

hVHDL_example_project

Пример проекта, который использует многие идеи и функции библиотек hVHDL, таких как математические модули с фиксированной и плавающей запятой, и имеет сценарии сборки для наиболее распространенных ПЛИС.
  • 12

ORCA-risc-v

RISC-V от VectorBlox.
  • 12
  • GNU General Public License v3.0

riscv-debug-dtm

🐛 Транспортный модуль отладки JTAG (DTM) — совместим со спецификацией отладки RISC-V.
  • 12
  • BSD 3-clause "New" or "Revised"

apple2fpga

порт Apple2fpga Стивена А. Эдвардса на ULX3S.
  • 12

hVHDL_fixed_point

Библиотека VHDL с синтезируемыми математическими функциями высокого уровня абстракции для функций умножения, деления и sin/cos, а также преобразования abc в dq.
  • 10
  • MIT

neorv32-examples

Некоторые примеры neorv32 для плат Intel FPGA с использованием Quartus II и SEGGER Embedded Studio для RISC-V.
  • 9

pico-png

Кодер PNG, реализованный в VHDL.
  • 9
  • Mozilla Public License 2.0

hVHDL_floating_point

библиотека высокого уровня VHDL с плавающей запятой для синтеза в fpga.
  • 9
  • MIT

Image-Generator-for-FPGA-Evaluation-Board

Разработка генератора изображений для представления уличной сцены. Может использоваться как автономная конструкция для генератора изображений или как генератор тестовых шаблонов для схемы обнаружения полосы движения.
  • 7
  • GNU General Public License v3.0

FPGA-FIR-Filter

Лекция о КИХ-фильтре на ПЛИС.
  • 7
  • GNU General Public License v3.0

jcore-j1-ghdl

Простой дизайн, ориентированный на iCE40 up5k с GHDL + Yosys.
  • 7